CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 转换 VHDL

搜索资源列表

  1. keyboard

    0下载:
  2. verilog实现键盘驱动功能,具备基本字母按键输入,大小写转换功能,通过串口与主机实现交互-verilog to achieve keyboard-driven features, basic letter keys input, case conversion functions, interact with the host computer through the serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1122
    • 提供者:柳林
  1. BCD

    0下载:
  2. 基于VHDL语言,实现二进制转换为BCD码。-Based on the VHDL language, to achieve a binary code is converted to BCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2957
    • 提供者:xiaokun
  1. HDLC_E1

    1下载:
  2. E1到HDLC转换 实现E1到以太网 E1到HDLC转换 实现E1到以太网-E1 TO HDLC E1 TO ETHETH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:449171
    • 提供者:robincyh
  1. 83390078DDS

    0下载:
  2. DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算,产生频率控制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的2进制码进行累加运算,是典型的反馈电路,产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器,以供查表使用。读出的数据送入D/A转换器和低通滤波器。-DDS works
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-17
    • 文件大小:43774
    • 提供者:394177191
  1. DHT22_v1.1

    3下载:
  2. 我以前曾发过V1.0版的,这是此版的修正版v1.1,修正了以前版本中的一个错误,即只能读一个数据后就再也读不出温度数据的错误。 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试. -I' ve once spoke V1.0 version, whic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:1094781
    • 提供者:yuantielei
  1. myinterpolation

    0下载:
  2. 复杂的插值函数,用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1219
    • 提供者:zhangxinggang
  1. ctos

    0下载:
  2. 利用vhdl完成基于spartan3E开发板的串并转换-Use vhdl complete spartan3E development board based on the string and convert
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:9959
    • 提供者:长江
  1. YCbCr2RGB

    0下载:
  2. 将图像数据Ycbcr格式转换为rgb格式,方便显示器显示。-Converting the image data Ycbcr format to RGB format , facilitating the monitor display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1350
    • 提供者:秦立红
  1. zhangjun

    0下载:
  2. 用硬件描述语言实现数字钟的设计,实现正常计时,报整点时数,电台整点报时,12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:208000
    • 提供者:张军
  1. ds18b20s4

    0下载:
  2. 四路DS18B20的verilog HDL 代码,精度为1℃无须转换数据,根据输入地址改变直接输出结果。占用600个LE资源,相对于单路程序,更为精减-Four DS18B20 the verilog HDL code, and an accuracy of 1 ℃ without converting the data, enter the address change in accordance with the direct output. Occupy 600 LE resources,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:443091
    • 提供者:chenwl
  1. jj

    1下载:
  2. 本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/D电路输入范围,经A/D转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过D/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采
  3. 所属分类:其他小程序

    • 发布日期:2017-06-10
    • 文件大小:546457
    • 提供者:黄奇家
  1. DSP_Algorithms

    0下载:
  2. 基于FPGA的DSp算法转换方法-由matlab程序转换为VHDL-FPGA-based algorithm for DSp conversion method- from the matlab program is converted to VHDL
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:147915
    • 提供者:dtcxh
  1. YCbCr2RGB

    0下载:
  2. YCbCr到RGB的verilog代码,可从ccd直接转换-convertion code of YCbCr to RGB
  3. 所属分类:Special Effects

    • 发布日期:2017-03-30
    • 文件大小:1345
    • 提供者:zhong
  1. vhdl_math_tricks

    0下载:
  2. VHDL语言中如何使用数据,加减乘除和类型转换,对FPGA进行数值计算的人非常有价值的文章-VHDL language how to use the data, Math, and type conversion, the very valuable article for FPGA numerical calculation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:144429
    • 提供者:马新朋
  1. cp2102(chinese)

    0下载:
  2. 单芯片 USB 转 UART 数据转换器 - 集成的 USB 收发器无需外部电阻 - 集成的时钟无需外部振荡器 - 集成的 512 字节 EEPROM 用于为供应商代码产品代码序列号功率标牌版本号和产品描述等数据提供存储空间 - 片内上电复位电路 - 片内电压调节器3.3V 输出 USB 功能控制器 -符合USB 规范 2.0 全速 (12 Mbps) -通过SUSPEND 和 RI 引脚支持的USB中止状态-Single-Chip USB to UART Dat
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:172784
    • 提供者:lin
  1. ad

    0下载:
  2. 用VHDL实现AD转换,并有详细注释。外加仿真波形-AD Converter with VHDL implementation, and detailed notes. Plus simulation waveform
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:41755
    • 提供者:lin
  1. FPGA

    0下载:
  2. 关于FPGA的A/D(ADS7844)转换器电路设计-On the FPGA of the A/D converter circuit design
  3. 所属分类:software engineering

    • 发布日期:2017-04-17
    • 文件大小:260857
    • 提供者:keya
  1. New_Stepper_Motor_Drive_Circuit

    0下载:
  2. 本课题设计了一款用于两相混合式步进电机的驱动芯片,内部集成了PWM(脉 冲宽度调制)斩波控制和步进电机细分驱动功能,工作于36V并可持续输出1.5A 电流。PWM电流控制电路与3位非线性数模转换器相结合,可细分电机绕组上的 电流,对步进电机进行整步、半步、1/4步或1/8步的细分控制,从而实现了步 进电机不同步距角的运作。为了改善电机性能,特别是电机工作在微步距模式下 的正弦电流波形下时,芯片可提供三种不同的电流衰减模式(快衰减模式、慢衰 减模式、混合衰减模式)。同时,芯
  3. 所属分类:Project Design

    • 发布日期:2017-04-10
    • 文件大小:1684692
    • 提供者:孙文
  1. 68140323

    0下载:
  2. vhdl实现了串并转换,和并串转换,可供大家参考学习!-vhdl realized and string conversion, and and the string conversion, for your reference to learn!
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:1549
    • 提供者:欧影
  1. ADS7844VHDL

    0下载:
  2. ADS7844 AD转换芯片的VHDL控制器-ADS7844 AD converter chip VHDL controller
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-03
    • 文件大小:1174560
    • 提供者:李传敏
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 24 »
搜珍网 www.dssz.com